Інженер (IC Layout Engineer) групи аналогового дизайну бере відповідальність за:
- Розробка аналогових топологічних елементів/модулів з урахуванням усіх релевантних обмежень, пов’язаних із напівпровідниковими технологіями, пакуванням, схемотехнікою та методами проєктування
- Перевірка результатів проєктування відповідно до зазначених обмежень
- Розміщення пінів, екстракція паразитних параметрів та оптимізація топології
- Забезпечення відповідності правилам DRC, LVS та підтримка процесу tape-out
- Участь у рев’ю топології та внесення власного внеску
- Співпраця з іншими інженерами-топологами для визначення floorplan відповідно до верхнього рівня мікросхеми
- Взаємодія з інженерами-схемотехніками для досягнення вимог щодо швидкодії, площі, енергоспоживання, EMC, ESD та інших параметрів
- Підготовка та передача даних, необхідних для виготовлення фотошаблонів / напівпровідникового виробництва