Als Senior Ingenieur Wafertest PCM verantworten Sie die Einführung und Betreuung von Parameter- und fWLR/WLR-Testverfahren für ASIC- und MEMS- Technologien auf Waferebene in enger Abstimmung mit den Anforderungen aus den Projektteams.
Dabei definieren Sie die Teststrategie durch die Auswahl geeigneter Hard- und Software für die Anforderungen der jeweiligen Technologien.
Darüber entwickeln Sie Testalgorithmen für die Messung von Teststrukturen für das Monitoring von Halbleiterprozessen (weiter).
Sie suchen selbstständig nach Fehlern bei neuen Teststrukturen und Testprogrammen und stellen die Testfähigkeit für wichtige Projektmeilensteine sicher.
Zudem entwickeln Sie das Testkonzept bei der Definition von neuen Teststrukturen und nutzen zusätzliche Strukturen zur Problemlösung.